由于低溫沉積、薄膜純度以及絕佳覆蓋率等固有優(yōu)點(diǎn)，ALD（原子層淀積）技術(shù)早從21世紀(jì)初即開始應(yīng)用于半導(dǎo)體加工制造。DRAM電容的高k介電質(zhì)沉積率先采用此技術(shù)，但近來ALD在其它半導(dǎo)體工藝領(lǐng)域也已發(fā)展出愈來愈廣泛的應(yīng)用。
高k閘極介電質(zhì)及金屬閘極的ALD沉積對(duì)于先進(jìn)邏輯晶片已成為標(biāo)準(zhǔn)，并且該技術(shù)正用于沉積間隔定義的雙倍暨四倍光刻圖樣（SDDP、SDQP），用以推廣傳統(tǒng)浸潤式微影的使用以界定高密度邏輯暨記憶體設(shè)計(jì)的最小特征尺寸。本產(chǎn)業(yè)正在轉(zhuǎn)換到三維結(jié)構(gòu)，進(jìn)而導(dǎo)致關(guān)鍵薄膜層對(duì)ALD的需求。
過去在平面元件中雖可使用幾個(gè)PVD與CVD步驟，但就閘極堆疊的觀點(diǎn)而言，過渡到FinFET元件將需要全方位的ALD解決方案。FinFET大小尺寸及控制關(guān)鍵元件參數(shù)對(duì)后閘極（gate last）處理的需求按14nm制程需用到全ALD層。有趣的是，使用FinFET減緩了效能提升對(duì)介電質(zhì)EOT縮放的需求，并且可用較緩慢的速度調(diào)整閘極介電質(zhì)厚度。
二氧化鉿（HfO2）的厚度對(duì)于最新一代的元件已縮小至15埃以下，再進(jìn)一步的物理縮放將會(huì)導(dǎo)致層形成不完全；對(duì)于二氧化鉿的縮放，10至12埃似乎已達(dá)到極限。然而，利用能提升閘極堆疊k值并且能使用實(shí)體較厚層之添加元素，本材料可預(yù)期延續(xù)使用于更多代工藝，借以降低穿隧漏電流。
FinFET為解決平面結(jié)構(gòu)中某些關(guān)鍵整合難題的有效方式，尤其是控制短通道效應(yīng)以及使用輕摻雜或無摻雜通道控制隨機(jī)摻雜擾動(dòng)。然而，對(duì)于先進(jìn)制程節(jié)點(diǎn)，鰭部寬度已低于微影限制并且需要ALD層以供間隔定義之雙倍光刻圖樣界定（SDDP）鰭部結(jié)構(gòu)。
線緣粗糙度和CD圴勻度在鰭部定義中扮演關(guān)鍵的角色，鰭部變異會(huì)使元件或晶圓之間的臨界電壓產(chǎn)生擾動(dòng)。必須有效控制鰭部的蝕刻以在最小化鰭部高度變異的同時(shí)使晶體損害降到最低。由于鄰近鰭部的陰影效應(yīng)會(huì)對(duì)離子布植技術(shù)造成影響，鰭部的均勻摻雜會(huì)有挑戰(zhàn)性。電漿摻雜也有類似問題。
將鰭部做成錐狀可以解決前述問題，并同時(shí)解決覆蓋性閘極介電質(zhì)與金屬沉積的憂慮，但下一代最終仍需要利用高摻雜、一致性、ALD層之固態(tài)摻雜之類的新穎方法以持續(xù)縮放鰭部。
在FinFET、多閘極元件中，F(xiàn)in的側(cè)邊與上部為主動(dòng)通道區(qū)。因此，高k閘極介電質(zhì)與金屬閘極必須以最小厚度及物理特性變異予以沉積于鰭部。變異將導(dǎo)致電晶體彼此之間產(chǎn)生臨界電壓變異和效能變異，或使鰭部的電流承載能力降低。另外，閘極接點(diǎn)金屬必須對(duì)閘極腔提供無空隙填充物。逐層ALD沉積快速地成為解決這些問題的唯一技術(shù)。
在標(biāo)準(zhǔn)平面替換閘極技術(shù)中，金屬閘極堆疊已由ALD、PVD以及CVD金屬層的結(jié)合所組成。ALD用于覆蓋性關(guān)鍵阻障物（critical barrier）與功函數(shù)（work function）設(shè)定層，而傳統(tǒng)PVD和CVD用于沉積純金屬給低電阻率閘極接點(diǎn)。
隨著FinFET之類三維結(jié)構(gòu)的出現(xiàn)，全方位ALD解決方案對(duì)于介電質(zhì)、阻擋層與work function設(shè)定層以及閘極接點(diǎn)具有關(guān)鍵性。最大熱預(yù)算持續(xù)壓低，且理論上金屬沉積必須在低于500℃的溫度下進(jìn)行。純金屬之熱ALD于此溫度范圍具有挑戰(zhàn)性，以及大部份將于此溫度形成純金屬的母材并不穩(wěn)定，會(huì)在沉積期間把雜質(zhì)混入金屬內(nèi)。
然而，電漿增強(qiáng)型ALD（PEALD）的使用極具優(yōu)勢(shì)，因此這一技術(shù)能以混入最少雜質(zhì)的方式進(jìn)行純金屬之低溫沉積。直接或遠(yuǎn)端電漿兩者皆可用于沉積純金屬，但靠近閘極區(qū)使用電漿仍留有某些憂慮。本產(chǎn)業(yè)持續(xù)評(píng)估不同低溫金屬母材用以對(duì)藉由ALD沉積純金屬提供一個(gè)適用于所有溫度的解決方案。
三維架構(gòu)和較低熱預(yù)算的結(jié)合對(duì)于特定關(guān)鍵薄膜沉積應(yīng)用將需要由CVD與PVD移向ALD。在傳統(tǒng)PVD與CVD技術(shù)領(lǐng)域中，我們已觀察到對(duì)ALD替代的強(qiáng)烈關(guān)注。在不久的將來，可完全預(yù)期ALD擴(kuò)展至MEOL與BEOL的應(yīng)用。ALD母材的開發(fā)至關(guān)重要，尤其是在金屬沉積空間中，以供交付特性與PVD/CVD基線效能匹配的薄膜。
除了確保ALD母材具有足夠的反應(yīng)性，母材的穩(wěn)定度與蒸氣壓力具有關(guān)鍵性。若ALD大量取代傳統(tǒng)的PVD和CVD技術(shù)，未來ALD母材的開發(fā)在化學(xué)供應(yīng)商、設(shè)備制造商以及元件制造商之間需密切配合，以確保這些薄膜能以可再生、生產(chǎn)保證的方式沉積。